Một cái nhìn nhanh vào bức tranh ngành bán dẫn ngày nay cho thấy lĩnh vực này đang bị thống trị bởi một vài ông lớn, khiến việc thiết kế chip tùy chỉnh trở thành một sân chơi với chi phí cực kỳ cao và thời gian kéo dài. Thực tế, việc thiết kế một hệ thống AI SoC (System-on-Chip) phức tạp ngày nay dễ dàng đòi hỏi hàng trăm triệu đô la cùng nhiều năm nghiên cứu và phát triển, với một phân tích ước tính rằng việc phát triển một chip lớn 2 nm có thể lên tới 725 triệu đô la, trong khi ngay cả một SoC 5 nm “tương đối phức tạp” cũng có thể tiêu tốn hơn 500 triệu đô la.
ChipForge, dự án thiết kế chip phi tập trung đầu tiên trên thế giới, được vận hành bởi hệ sinh thái TATSU, hướng tới việc phá vỡ khuôn mẫu này bằng cách mở rộng lĩnh vực thiết kế chip cho cộng đồng toàn cầu, chủ yếu thông qua việc kết hợp các động lực kiểu blockchain với phần cứng mã nguồn mở (biến việc phát triển chip thành một trò chơi cạnh tranh nhưng hợp tác).
Là một phần trong dịch vụ cốt lõi của mình, các “thợ đào” có thể gửi thiết kế phần cứng cho các thử thách được xác định, sau đó các kiểm định viên ngang hàng có thể sử dụng các công cụ EDA (Tự động hóa Thiết kế Điện tử) công nghiệp để kiểm tra chức năng, thời gian, công suất và diện tích. Kết quả là một thị trường đổi mới dựa trên cộng đồng, nơi các kỹ sư trên toàn thế giới có thể cùng nhau sáng tạo và hoàn thiện các thành phần chip mã nguồn mở.
Quan trọng hơn nữa, phương pháp tiếp cận theo mạng lưới này giải quyết bài toán “Edge AI” khi các thiết bị từ điện thoại đến cảm biến IoT ngày càng tìm kiếm các chip AI thông minh và hiệu quả hơn.
Phi tập trung ngay từ thiết kế
Ở cốt lõi, ChipForge cung cấp một mạng con dựa trên blockchain (Subnet SN84 trên Bittensor), cho phép các thợ đào cạnh tranh trong việc thiết kế các thành phần silicon thực sự. Về mặt thực tiễn, điều này có nghĩa là nền tảng sẽ phát hành các thử thách định kỳ (ví dụ, một khối ALU hoặc bộ gia tốc thần kinh) mà những người tham gia quan tâm có thể tải về các thông số kỹ thuật và gửi thiết kế RTL (Verilog).
Các kiểm định viên, được trang bị các chuỗi công cụ EDA đóng gói (Verilator, Yosys, OpenLane), có thể tổng hợp, mô phỏng và thực hiện bố trí-định tuyến cho từng bài nộp, tính toán các chỉ số tiêu chuẩn về chức năng, hiệu suất, diện tích và công suất (chỉ thiết kế đạt điểm cao nhất mới nhận được phần thưởng dưới dạng token alpha).
Kết quả là, ChipForge đảm bảo khả năng tiếp cận toàn cầu, nơi bất kỳ nhà phát triển đủ điều kiện nào cũng có thể tham gia thử thách và thiết kế một mô-đun chip mới, phá vỡ rào cản địa lý và tổ chức của R&D silicon truyền thống. Và vì mọi bài nộp đều được đánh giá theo tiêu chí giống nhau, chỉ những thiết kế thực sự tối ưu mới được tiến xa.
Kết quả tự nói lên tất cả
Dù còn non trẻ, ChipForge đã đạt được những cột mốc ấn tượng với thành công lớn đầu tiên của mạng lưới là hoàn thành một lõi bộ xử lý RISC-V đầy đủ với các khả năng mã hóa. Nó bao gồm một ISA số nguyên 32-bit cơ bản cộng với các phần mở rộng M (nhân/chia), C (lệnh nén), và K (mã hóa) (cùng với mã hóa/giải mã AES tích hợp và băm SHA).
Bên cạnh đó, dự án cũng đã xây dựng thành công một hạ tầng phát triển vững chắc. Đội ngũ gần đây đã triển khai một “nền tảng sẵn sàng sản xuất hỗ trợ thực thi thử thách đồng thời” và các máy chủ EDA đóng gói, đảm bảo mọi thiết kế đều đi qua quy trình tiêu chuẩn ngành.
Đáng chú ý, tokenomics của ChipForge chỉ thưởng cho các thiết kế xuất sắc nhất, do đó các nhóm đào buộc phải tập trung vào các giải pháp tinh gọn và hiệu quả, một tinh thần đã tạo ra một vòng lặp thiết kế ưu tiên cộng đồng.
Thúc đẩy đổi mới ‘Edge-AI’
Thời điểm ChipForge xuất hiện không thể phù hợp hơn khi nhu cầu về Edge AI (tức là công nghệ mà các thuật toán học máy được xử lý trực tiếp trên thiết bị) đã tăng vọt lên tới 733 tỷ đô la. Ngay cả các công ty đám mây và thiết bị hàng đầu cũng đã đặt cược vào các giải pháp silicon tùy chỉnh với Google, Amazon, Microsoft và NVIDIA đều đã chấp nhận các ISA mở.
Vì vậy, đối với hàng tỷ smartphone, thiết bị đeo, robot tự động và camera hỗ trợ edge, ChipForge đã giải quyết các vấn đề còn tồn đọng liên quan đến hiệu suất năng lượng và độ trễ, đồng thời chuẩn bị cho các mục tiêu tham vọng hơn trong tương lai gần. Đầu tiên, công ty đang hướng tới việc chuyển các thiết kế từ nguyên mẫu FPGA sang silicon thực tế (tận dụng các chương trình như OpenMPW shuttles của Google) đồng thời mở rộng các tính năng bảo mật sang kỷ nguyên hậu lượng tử.
Đến thời điểm này, lõi RISC-V hiện tại của họ đã tích hợp các chức năng mã hóa quan trọng (AES, SHA), với kế hoạch bổ sung mã hóa an toàn lượng tử vào các thiết kế tương lai. Do đó, với doanh số chip AI tăng hơn 15% mỗi năm trong 3 năm tới, mô hình của ChipForge hoàn toàn có thể trở thành “ngôi nhà” của các bộ xử lý AI trên thiết bị thế hệ tiếp theo, qua đó thu hẹp khoảng cách giữa phong trào mã nguồn mở hiện tại và công nghệ silicon tiên tiến nhất. Những thời khắc thú vị đang chờ phía trước!
